



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000181898 A

(43) Date of publication of application: 30.06.00

(51) Int. Cl. G06F 15/78
G06F 12/14

(21) Application number: 10354198

(71) Applicant: NEC CORP

(22) Date of filing: 14.12.98

(72) Inventor: OKUDA IKUTARO


(54) FLASH MEMORY MOUNTED TYPE SINGLE CHIP
MICROCOMPUTER

COPYRIGHT: (C)2000, JIPO

(57) Abstract

PROBLEM TO BE SOLVED: To provide a single chip microcomputer which easily performs write, read and erase management to/from a flash memory about which security measures are considered and has a security function needed for copyright protection, etc.

SOLUTION: This single chip microcomputer 1 consists of a flash memory 2, a built-in ROM 3, a CPU 4, a communication port 5 and a programming controller 6. The memory 2 arranges an area A where programming is performed and an area B for designating a write flag, a read flag and an erase flag which are management information to the area A as pair areas. When a programming request comes from the outside, the CPU 4 refers to the management information of the area B and decides the propriety of executing programming of the area A.



(51) Int. Cl. ⁷	識別記号	F I	テマコード* (参考)
G 0 6 F 15/78	5 1 0	G 0 6 F 15/78	5 1 0 A 5 B 0 1 7
12/14	3 1 0	12/14	3 1 0 F 5 B 0 6 2

審査請求 有 請求項の数 4 O L (全 6 頁)

(21) 出願番号 特願平10-354196

(22) 出願日 平成10年12月14日 (1998. 12. 14)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 奥田 郁太郎

東京都港区芝五丁目7番1号 日本電気株式会社内

(74) 代理人 100096231

弁理士 稲垣 清

Fターム (参考) 5B017 A402 A403 B404 B802 B803

C412 C413 C415


B8062 A407 C403 D010

(54) 【発明の名称】 フラッシュメモリ搭載型シングルチップマイクロコンピュータ

(57) 【要約】

【目的】 セキュリティ対策が考慮されたフラッシュメモリへの書込み、読み出し、及び、消去の管理を容易に行うことができ、著作権保護等のために必要なセキュリティ機能を有するシングルチップマイコンを提供する。

【構成】 シングルチップマイコン1は、フラッシュメモリ2と、内蔵ROM3と、CPU4と、通信ポート5と、及び、プログラミング制御回路6とで構成されている。フラッシュメモリ2は、プログラミングする領域Aと該領域Aへの管理情報である書込みフラグ、読み出しフラグ、及び、消去フラグを指定するための領域Bとを対領域として配設する。CPU4は、外部からのプログラミング要求があると、前記領域Bの前記管理情報を参照して前記領域Aのプログラミングの実行の可否を判断する。



【特許請求の範囲】

【請求項 1】 フラッシュメモリとマイクロプロセッサとを 1 の基板上に配設したシングルチップマイクロコンピュータにおいて、

前記フラッシュメモリに第 1 の領域と該第 1 の領域のプログラミングの可否を指定するための第 2 の領域とを配設し、前記マイクロプロセッサは、外部からのプログラミング要求があると、前記第 2 の領域を参照して前記第 1 の領域のプログラミングの実行の可否を判断することを特徴とするシングルチップマイクロコンピュータ。

【請求項 2】 前記マイクロプロセッサは、前記第 1 の領域にプログラミングを実行した際に、前記第 1 の領域のプログラミングを禁止する命令を前記第 2 の領域に書き込む、請求項 1 に記載のシングルチップマイクロコンピュータ。

【請求項 3】 前記マイクロプロセッサは、前記フラッシュメモリのプログラミングアルゴリズムが記録された、シングルチップマイクロコンピュータ内蔵の ROM によって、前記第 2 の領域を参照するように制御される、請求項 1 又は 2 に記載のシングルチップマイクロコンピュータ。

【請求項 4】 前記マイクロプロセッサは、ロードプログラムが記録された、シングルチップマイクロコンピュータ内蔵の ROM によって、前記第 2 の領域を参照するように制御される、請求項 1 又は 2 に記載のシングルチップマイクロコンピュータ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、フラッシュメモリを搭載したシングルチップマイクロコンピュータに関するものである。

【0002】

【従来の技術】 フラッシュメモリとマイクロプロセッサとを 1 つのチップに組み込んだフラッシュメモリ搭載型シングルチップマイクロコンピュータ（以下、シングルチップマイコンと呼ぶ）が用いられている。従来のシングルチップマイコンについて、図 3 を参照して説明する。このシングルチップマイコン 1 は、フラッシュメモリ 2 と、通信ポート 5 と、CPU 4 と、内蔵 ROM 3 と、及び、プログラミング制御回路 6 から成る各機能部で構成されている。

【0003】 フラッシュメモリ 2 は、この内部領域を任意の領域（A 又は B）に分割して管理され、分割した各領域において書き込み、読出し、及び、一括消去の各動作が可能である。

【0004】 通信ポート 5 は、フラッシュメモリ 2 に対して外部から書き込みを行う外部の書き込み装置と接続し、書き込みデータや専用コマンド等の情報をやり取りする。

【0005】 CPU 4 は、シングルチップマイコン 1 の全体を管理し、内蔵 ROM 3 やフラッシュメモリ 2 等の

プログラムに基づいた処理を実行する。

【0006】 内蔵 ROM 3 には、通信ポート 5 を介してやり取りした情報を受け渡すための手順を記述した通信アルゴリズム 9 と、フラッシュメモリ 2 の任意の領域への書き込み、読出し、及び、消去を行うための手順を記述したプログラミングアルゴリズム 8 とが予め格納されている。

【0007】 プログラミング制御回路 6 は、CPU 4 の制御に基づいてフラッシュメモリ 2 への実際の書き込み、読出し、及び、消去の処理を実行する。

【0008】 シングルチップマイコン 1 では、プログラミング専用の動作モードにおいて書き込み装置から専用コマンドが入力されると、CPU 4 がプログラミングアルゴリズム 8 中の手順に従ってプログラミング制御回路 6 を制御することによって、フラッシュメモリ 2 の任意の領域に対して書き込み、読出し、及び、一括消去が実行される。

【0009】 従来のシングルチップマイコン 1 では、フラッシュメモリ 2 内の領域への書き込み、読出し、及び、消去のプログラミング動作は、専用コマンドで無制限に実行されるため、その実行については書き込み装置側に全ての権限が与えられ、フラッシュメモリ 2 上の情報に対してセキュリティ対策が考慮されていない。この場合、内蔵フラッシュメモリに既に格納されたプログラムの解析や変更等が行われ、ソフトウェアの著作権の保護ができない。

【0010】 特開平 4-17477 号公報には、IC カードの制御に関する技術が記載されている。図 4 は、該公報に記載の IC カードのデータ構成を示すブロック図である。マイクロコンピュータ 21 は内部メモリ 25 を有し、内部メモリ 25 には、バス線を介して端末装置 28 及び外部メモリ 22 との間で通信を実行する通信プログラム、通信時の情報が正しいか否かのチェックを行うチェックプログラム、及び、パスワード等の秘密保持を行う秘密保持プログラム等の基本処理プログラムが予め書き込まれている。さらに上記内部メモリ 25 のプログラム等によって必要な処理を実行する CPU 24 や、その他インターフェイスが設けられている。

【0011】 マイクロコンピュータ 21 と並んで配設された外部メモリ 22 は、PRAM として構成され、ユーザの必要な処理を行うプログラムが自由に書き込めるユーザプログラムエリア 26 と、所望のデータを書き込むデータエリア 27 の 2 つのエリアを設定してある。

【0012】 内部メモリ 25 には、外部メモリ 22 内のユーザプログラムエリア 26 のアドレスと、データエリア 27 の先頭及び最終のアドレスとが予め書き込まれている。従って、ユーザプログラムのロード完了時には、ユーザプログラムエリア 26 の最終アドレスにユーザプログラム書き込み終了のマークが設定される。

【0013】 そのため、ユーザプログラムエリア 26 へ

のユーザプログラムの再ロードの禁止等は、ユーザプログラム書込み終了のマーカの有無により行い、データエリア 27 への書込み及び読出しの禁止等は、パスワード機能やコードチェックや暗号化することをプログラムとして、ユーザプログラムエリア 26 中に作成することで実現していた。

【0014】

【発明が解決しようとする課題】上記公報に記載の内容は、一般的な PL (Initial Program Loader) 機能について述べたものであり、初期的な 10 パーソナルコンピュータで既に実現されているもので、著作権保護等のために必要なセキュリティ機能のために、著作権保護等のために必要なセキュリティ機能のために、行うデータの扱い方や処理手段は明示されていない。

【0015】また、外部メモリ 22 に EEPROM を使用した場合には、ブロック単位で電気的消去が可能となるが、上記シングルチップマイクロコンピュータでは、その電気的な消去については記載がない。

【0016】本発明は、上記したような従来の技術が有する問題点を解決するためになされたものであり、セキュリティ対策が考慮されたフラッシュメモリへの書込み、読出し、及び、消去の管理を容易に行うことができ、著作権保護等のために必要なセキュリティ機能 20 を有するシングルチップマイコンを提供することを目的とする。

【0017】

【課題を解決するための手段】上記目的を達成するため、本発明のシングルチップマイコンは、フラッシュメモリとマイクロプロセッサとを 1 の基板上に配置したシングルチップマイクロコンピュータにおいて、前記フラッシュメモリに第 1 の領域と該第 1 の領域のプログラミングの可否を指定するための第 2 の領域とを配設し、前記マイクロプロセッサは、外部からのプログラミング要求があると、前記第 2 の領域を参照して前記第 1 の領域のプログラミングの実行の可否を判断することを特徴とする。

【0018】本発明のシングルチップマイコンによると、書込みフラグ、読出しフラグ、消去フラグの各管理情報を参照することで、該フラッシュメモリへの書込み、読出し、消去の各動作に関する禁止や許可等の管理が容易に行える。

【0019】本発明のシングルチップマイコンの好ましい態様では、前記第 1 の領域にプログラミングを実行した際に、前記第 1 の領域のプログラミングを禁止する命令を前記第 2 の領域に書き込むことを特徴とする。

【0020】かかる構成により、プログラムの著作権保護やシステムの安全性保護等の観点から、内蔵のフラッシュメモリ上のソフトウェアの解析や改変を目的とした、フラッシュメモリへの意図的な書込み、読出し、及び、消去のプログラミング動作を任意に禁止できる。

【0021】前記マイクロプロセッサは、プログラミン 50

グの実行の可否を判断するアルゴリズムを、予め内蔵の ROM に記録する構成を採用することも、或いは、そのようなアルゴリズムを、内蔵の ROM に予め記録してあるロードプログラムに従って外部からロードする構成を採用することもできる。いずれの場合にもプログラミングの実行の可否を判断することが可能になる。

【0022】

【発明の実施の形態】次に、本発明のシングルチップマイコンが行う、セキュリティ対策が考慮されたフラッシュメモリへの書込み、読出し、及び、消去についての動作を図面を参照して説明する。図 1 は、本発明の第 1 の実施形態例のシングルチップマイコンのブロック図である。シングルチップマイコン 1 は、フラッシュメモリ 2 と、内蔵 ROM 3 と、CPU 4 と、通信ポート 5 と、及び、プログラミング制御回路 6 とで構成される。

【0023】フラッシュメモリ 2 は予め領域 A と領域 B に分割され、領域 B は、領域 A の管理情報である消去禁止フラグと書込み禁止フラグと読出し禁止フラグとを有する。つまり、領域 A と領域 B は対領域として構成される。フラッシュメモリ 2 には、このような対領域が複数配設される。

【0024】内蔵 ROM 3 は、通信ポート 5 を介してやり取りした情報を受け渡すための手順を記述した通信アルゴリズム 9 と、フラッシュメモリ 2 の任意の領域を書込み、消去するための手順を記述したプログラミングアルゴリズム 8 とが、格納されている。

【0025】CPU 4 は、シングルチップマイコン 1 を管理し実行する。通信ポート 5 は、外部の書込み装置と接続し書込みデータや専用コマンド等情報をやり取りする。プログラミング制御回路 6 は、CPU 4 の制御に基づいて、フラッシュメモリ 2 への実際の書込み、読出し、及び、消去の処理を実行する。

【0026】初期状態では、フラッシュメモリ 2 を構成する個々のメモリセルは消去状態である 1 を保持している。CPU 4 は、通信アルゴリズム 9 に従って、通信ポート 5 を介して外部の書込み装置との間で情報をやり取りする。CPU 4 は、書込み装置からの情報がフラッシュメモリ 2 の領域 A に対する書込み、読出し、又は、消去を指示するものである場合には、プログラミングアルゴリズム 8 に従い、領域 B の各フラグを参照してプログラミング制御回路 6 を制御して領域 A のためのプログラミング動作を行う。

【0027】プログラミングが消去動作である場合には、CPU 4 は領域 B の消去禁止フラグを参照し、禁止を示す 0 であれば消去動作を拒否し、許可を示す 1 であればプログラミングアルゴリズム 8 に従い、プログラミング制御回路 6 を制御して領域 A の消去動作を実行する。

【0028】プログラミングが書込み動作である場合には、CPU 4 は領域 B の書込み禁止フラグを参照し、禁

止を示す 0 であれば書込み動作を拒否し、許可を示す 1 であればプログラミングアルゴリズム 8 に従い、プログラミング制御回路 6 を制御して領域 A の書込み動作を実行する。

【0029】プログラミングが読出し動作である場合には、CPU 4 は領域 B の読出し禁止フラグを参照し、禁止を示す 0 であれば読出し動作を拒否し、許可を示す 1 であればプログラミングアルゴリズム 8 に従い、プログラミング制御回路 6 を制御して領域 A の読出し動作を実行する。

【0030】上記実施例によれば、フラッシュメモリへのプログラミング動作を、各領域毎に容易に禁止及び許可ができる。

【0031】図 2 は本発明のシングルチップマイコンの第 2 の実施形態例を示すブロック図である。本実施形態例のシングルチップマイコンは、内蔵 RAM 7 を備える点において先の実施形態例とは異なる。

【0032】内蔵 ROM 3 には、通信アルゴリズムとプログラミングアルゴリズムとを、通信ポート 5 経由で内蔵 RAM 7 にダウンロードするための手順を記述したロードプログラム 10 が、予め格納されている。

【0033】初期状態では、フラッシュメモリ 2 を構成する個々のメモリセルは消去状態である 1 を保持している。CPU 4 は内蔵 ROM 3 に予め格納されたロードプログラム 10 を実行し、通信ポート 5 経由で通信アルゴリズムとプログラミングアルゴリズムを内蔵 RAM 7 にダウンロードする。その後、CPU 4 は内蔵 RAM 7 に配置された通信アルゴリズム 9 に従って、通信ポート 5 を介して外部の書込み装置との間で情報をやり取りする。

【0034】CPU 4 は、その情報がフラッシュメモリ 2 の領域 A に対する書込み、読出し、及び、消去のプログラミング動作を指示する場合には、プログラミングアルゴリズムに従い、領域 B の各フラグを参照してプログラミング制御回路 6 を制御して領域 A のプログラミング動作を行う。書込み、読出し、及び、消去のプログラミング動作の実態については、第 1 の実施形態例と同様であるため、その説明を省略する。

【0035】内蔵 ROM 3 は、一般にはマスク ROM として構成され、例えば製造後にアプリケーション等の関係でプログラミングアルゴリズム及び通信アルゴリズムを変更する等の場合に容易に対応できる。

【0036】また、上記の第 1 及び第 2 の実施形態例の

シングルチップマイコンは、上記のプログラミングアルゴリズムの他に、フラッシュメモリ 2 を全消去状態にできるテストモードを備える。このテストモードは、シングルチップマイコンの製品出荷する際に、フラッシュメモリをデフォルトとして全消去する際に利用される。

【0037】

【発明の効果】フラッシュメモリに設定した領域単位で、書込み、読出し、及び、消去のプログラミング動作に関する禁止や許可等の管理を容易に実現することができるので、プログラムの改変や解析等による著作権の侵害を未然に防止できる。この場合、管理する領域単位での禁止や許可等の状態が明確であるため、複数に分割して管理することもできる。

【図面の簡単な説明】

【図 1】本発明のシングルチップマイコンの第 1 の実施形態例を示すブロック図である。

【図 2】本発明のシングルチップマイコンの第 2 の実施形態例を示すブロック図である。

【図 3】セキュリティ対策を装備しないシングルチップマイコンを示すブロック図である。


【図 4】特開平 4-17477 号公報に記載の IC カードのデータ構成を示すブロック図である。

【符号の説明】

- 1 シングルチップマイコン
- 2 フラッシュメモリ
- 3 内蔵 ROM
- 4 CPU
- 5 通信ポート
- 6 プログラミング制御回路
- 7 内蔵 RAM
- 8 プログラミングアルゴリズム
- 9 通信アルゴリズム
- 10 ロードプログラム
- 20 IC カード
- 21 マイクロコンピュータ
- 22 外部メモリ
- 23 インターフェイス
- 24 CPU
- 25 内部メモリ
- 26 ユーザプログラムエリア
- 27 データエリア
- 28 端末装置


【図1】

1 シングルチップマイコン




【図2】

1A シングルチップマイコン



【図3】

1 シングルチップマイコン



【図4】

